(51)Int CL

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 08-181323 (43)Date of publication of application: 12.07,1996

H01L 29/786 H01L 27/12

(21)Application number: 06-324607 (71)Applicant: HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing: 27.12.1994 (72)Inventor: SHIMAMOTO HIROMI


HORIUCHI KATSUTADA KIYOTA YUKIHIRO UCHINO TAKASHI ONISHI KAZUHIRO SHIBA TAKEO

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE (57) Abstract:

PURPOSE: To obtain a MOSFET which has no misalignment between gates faced so as to sandwich a channel region, has a small parasitic capacitance and a

small characteristic irregularity, and is of double-gate SOI structure

CONSTITUTION: A plurality of towering silicon rectangular parallelepipeds 50 are formed on a substrate 1 via an oxide film 11. A polycrystal silicon film 22 which comes into contact, via a gate oxide film 14, with a channel region 3 as a part on the large-area surface and the large-are rear for every rectangular parallelepiped is patterned by one photoetching process, and gates are formed. A source region and a drain region 4 are derived to respective electrodes S, D composed of aluminum 31 by means of a polycrystal silicon film 21. In gaps between the parallelepipeds 50, the polycrystal silicon film 21 is buried in a gate part (a), and the polycrystal silicon film 21 is buried in a source part (b) and a drain part.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-181323

(43)公開日 平成8年(1996)7月12日


| (51) Int.Cl. ⁶ | | 裁別記号 | 庁内整理番号 | FΙ | | | | 技術表示箇所 |
|---------------------------|--------|--------------------|--------|----------|--|---------------------------|------|----------|
| H01L | 29/786 | z | | | | | | |
| | 27/12 | | | | | | | (全 15 頁) |
| | | | | | | 618 | С | |
| | | | | | | 請求項の数12 | OL | |
| (21)出願番号 | | 特願平6-324607 | | (71) 出顧人 | 000005108 株式会社日立製作所 | | | |
| | | | | | | | | |
| (22) 出願日 | | 平成6年(1994)12月27日 | | | 東京都千代田区神田駿河台四丁目6番地 | | | |
| | | | | (71)出顧人 | 000233088 | | | |
| | | | | | 日立デバイスエンジニアリング株式会社 千葉県茂原市早野3681番地 | | | |
| | | | | (72)発明者 | 日本 A | | FAB | |
| | | | | (72)完明省 | | 90二 芝原市早野3681名 | 2.46 | |
| | | | | | | ス原 中 早 野30814 ニアリング株式会 | | コエテハイス |
| | | | | (72)発明者 | 堀内 原 | 勝忠 | | |
| | | | | | 東京都国分寺市東恋ケ程1丁目280番地 株式会社日立製作所中央研究所内 | | | |
| | | | | | | | | |
| | | | | (74)代理人 | 弁理士 | 薄田 利幸 | | |
| | | | | | | | į, | 融終頁に続く |

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【目的】チャネル領域を挟んで対向するゲート同士の位置合わせずれが無く、寄生容量や特性ばらつきの小さな ダブルゲートSOI構造のMOSFETを得る。

【構成】基核1上の酸化製11を介して壁立した複数のシリコン成方体60を設ける。この進方体の広い面積の シリコン成方体60を設ける。この進方体の広い面積の 表質の一部であるチャネルで観31に、ゲートを一般は 14を介して接する多結晶シリコン製22を1目のホトエッチング工程でパターニングしてゲートを形成する。ソフス・ドレイン領域4は、多結晶シリコン製21によりアルミニウム31のそれぞれの管極5、Dへ引出される。進方体50間の間線は、ゲート部(a)では多結晶シリコン製21が、ソス部(b)及びドレイン部では多結晶シリコン製21が、ソス部(b)及びドレイン部では多結晶シリコン製21が、ソス部(b)及びドレイン部では多結品シリコン製21が、ソス部(b)及びドレイン部では多結品シリコン製22が望か込まれる。



【特許請求の範囲】

【請求項1】支持基板上の第1の絶縁酸を介して並列に 配置した複数のシリコン直方体を有し、各シリコン直方 体の第1の絶縁限に持する原面よりも広い表展面とシリ コン直方体の上面との一部を連絡して匿うと共に、表表 面とはゲート総数度を介し、上面とは家の絶縁度を介 して形成されたゲートと、各シリコン直方体の一方の側 面及びその側面近所の表版面から取り出されたシース引 助し信着と、他の側面及びを側面がの機能がある。 取り出されたドレイン引出し電極とから構成され、更に 各帰律する同一電標同士が電気的に接続されていること を特徴とする半導体装置。

【請求項2】前記第2の絶縁膜が、ゲート絶縁膜よりも 厚いことを特徴とする請求項1記載の半導体装置。

【請求項3】並列に配置した隣接する前配シリコン直方 体の間の一部に電極材料が埋め込まれて成る請求項1ま たは請求項2に記載の半導体装置。

【請求項4】並列に配置した隣接する前記シリコン直方 体の表表面間の厚さが、実効ゲート長の1/2より薄い ことを特徴とする請求項1~3のいずれか1項に記載の 半導体整置。

【請求項5】支持基板上に第1の絶縁膜、低不純物濃度 の第1の半導体層、第2の絶縁膜を順次積層した状態に 形成する工程と、該第2の絶縁膜と第1の半導体膜との 多層膜を聳立した直方体にパターニングし、トランジス タの活性領域を形成する工程と、該活性領域にゲート締 緑膜を形成後に直方体を覆うように高不純物濃度の第1 の多結晶シリコン膜を堆積する工程と、該第1の多結晶 シリコン膜を所望形状にパターニングしてゲートを形成 する工程と、濃度差酸化により第1の多結晶シリコン膜 の表面に厚い絶縁膜を形成すると共にソース・ドレイン となる低不純物濃度の第1の半導体層表面に薄い絶縁膜 を形成する工程と、ソース・ドレイン領域の前記薄い絶 縁膜を除去する工程と、高不純物濃度の第2の多結晶シ リコン膜を堆積する工程と、該第2の多結晶シリコン膜 を所望形状にパターニングしてソース・ドレイン引出し 電極を形成する工程とから成ることを特徴とする半導体 装置の製造方法。

【請求項 6】高不純物濃度の前記第1及び第2の参結為 シリコン膜を堆積する少なくともいずれかの工程の代わ りに、低不検物濃度の多格品シリコン膜を維積する工程 と、該多結晶シリコン膜に不純物をドープして高濃度に する工程とが付加されて成る請求項5記載の半導体装置 の製造方法。

【請求項7】支持基板上に、第1の絶縁膜、低不統物連 底の第1の半導体層、第2の絶縁膜を順次機層した状態 に形成する工程と、第2の絶縁膜と第1の半導体層の多 層膜を壁立した直方体にバターニングし、トランジスタ の活性領域を形成する工程と、該直方体の多層膜を進 ように高汗気物濃度の第1の多結島シリコン鍵を維精す る工程と、談第1の多結晶シリコン膜を所望形状にバタ ニングしてソース・ドレイン引出し、環種を形成する工 程と、渡度差離化・ドレイン引出し、電極を形成する工 に厚い絶縁顕を形成すると共に低不純物濃度の第1の半 郷本履差面に海・地線線を形成する工程と、銃溝・地線 酸を覆うようにゲートを形成する工程とから成ることを 特徴とする半導体業値の製造方法。

【請求項8】 濃度差酸化後に低不純物濃度の第1の半導 体層表面に形成された前記簿い施線膜を除去する工程 と、再度ゲート酸化する工程とを更に付加して成る請求 項7記載の半導体装置の製造方法。

【請求項9】高不純物濃度の前記第1の多結品シリコン 腰を堆積する工程の代わりに、低不純物濃度の多結品シ リコン膜を堆積する工程と、該多結晶シリコンに不統約 等ドープレで高濃度にする工程とが付加されて収る請求 項7又は請求項8に配載の半導体装置の製造方法。

[請求項 10] 前記第2の絶縁版と第1の半導体額との 多層額を整立した直方体にバターニングした後に酸化し 、第10半等機器表面に絶異を形成する工程と、こ の絶縁根及びこの膜厚分の基板表面の絶縁額を除去する 工程とを更に付加して成る請求項5~9のいずれか1項 に配数の半導体養質の製造所表

【請求項11】請求項1~4のいずれか1項に配載の半 導体装置を備えることを特徴とする大規模集積回路。 【請求項12】請求項11記載の大規模集積回路を備え ることを特徴とする高度大型計算機

【発明の詳細な説明】

[0001]

【産業上の利用分野)本券剛は半導体装置及びその製造 方法に関し、詳レくは、一般にシリコン・オン・インシ ュレータ (Silicon On Insulator: SO 1) と呼ばれる 構造をもしたMO S型電界効果トランジスタ Otetal Oxi de Seaiconductor Field Effect Translator: MO S F E T)に係り、敬細で且の極めて高速に動作することが 可能な新規なダブルゲート構造の半導体装置及びその製造力法に関する。

[0002]

【従来の技術】従来、この種のSO I 構造を有するMO SFETにおいて、通常のゲートの値でに、テヤネル領域を挟んでもラーつのゲートを形成したダブルゲート構造に関する技術については、例えば、ソリッドステートエレクトロニクス、2 7巻、ナンバーの2 9 (1984年)、第827買から328度(Solid-State Electronic s, Vol. 27, Mos. 8/9, pp. 827-828, 1987)一ト構造のMO SFETは、図5に深した面積構造と図6に示した平面構造を有している。ここを105において、(a), (b), (c)は、図5中にスート線、B一日線、C一の線でそれぞれ示した断面構造の模式版である。尚、図5以外の図5において、(a), (b)及び(b)は、図5日中にスート線、B一日線、C一の後でそれぞれ示した断面構造の模式版である。尚、図5以外の図5において、(a), (b)及び(b)は、図5以外の図5において、(c)。)と及び(b)を大きれずたした目に 位置及び方向で切断した場合の断面構造を示す。但し、 図6の平面図は、マスクパターンのレイアウト模式図と して示してある。

【0003】図5に示した従来のダブルゲートSO1構 適のMOSFETは、下記の方法によって製造されてい た。初めに、周知のMOSFETの製造方法を用いてバ ックゲートと呼ばれる下側のゲート20を形成する。こ れは、図示しない素子側シリコン基板を室化版をマスク にしてOS酸化を行い酸化版18を形成した後、室化 腰を除去した部分をゲート酸化してゲート酸化限17を 形成後、多結品シリコンを推開してパターニングするこ により下倒ゲーと20をあることができる。次 に、酸化版19をCVD (Chemical Vapor Deposition) 法等を用いて厚、堆積し、この酸化版19の表面を研削 及び研解によって平组化する。

[0004] この後、酸化限19と支持基板6上にあら かじめ形成された酸化限7とを直接路合かせる。この筋 合わせ技術は、張り貼合かせるべき両急悪を極度に平坦 にし、且つ、無震雰囲気中において上版酸化限19の表 面と酸に以下を互いに対向させ、両者に適当な任力を加 えることによって、接着熱を用いることなしに総合かせ を行うものである。この場合、酸化度7と酸化取19と は頻繁を「体化された酸化度となる。

【0005】次に、素子側シリコン基据を荷利及び研修 して薄膜化することにより、薄いS01層5が形成され る。この後、S01層5をゲート酸化し、上側ゲート酸 化膜14を形成し、更に多格晶シリコンを建積してパリ ワート23であわせてパターエングすることにより コントゲートと呼ばれる上側のゲート10を形成し、ダ ブルゲート構造を形成していた。歯、図5において、参 照符号4はソース・ドレイン領域、13、16は酸化 膜、16は側壁像と膜、31はアルミーウムなどの金属 概様、40はコンタクト系である。

[0006]

【発明が解決しようとする課題】しかしながら、前述した従来のゲブルゲートSO1 構造のMOSFETは、フ フレケゲート10がパッケゲー28 と乗なるようにパ ターニングしなければならない。これらのゲートの加工 には、通常のホトエッチング技術を用いていたか、位 截合わせずれの開動が避けられなかった。特に、フロン トゲート10に対してソース及びドレイン拡散解は自己 整合となるが、パックゲート23 店が封しては自己整合と ならないため、ソース・ゲート間及びドレイン・ゲート 間の容差増加や特性ばらつきの増加等の問題を全じてい た。

 は避けられなかった。また、ゲート幅を増加すると構造 的にトランジスタの占有面積の増加が避けられないこ と、及びゲートの加工にホトエッチング工程を2回用 る必要があることから、通常のシングルゲートSOI構 造のMOSFETに比べ製造工程が複雑となり、これに

よる製品価格の上昇も避けられなかった。
[0 0 0 8] そこで、本発明の目的は、寄生容量や特性
ばらつきの少ないダブルゲートSOI 構造の半算体装置
及びその製造方法を提供することにある。また、本発明
効め口目的は、従来に比較して占有ゲート幅につき。
効ゲート幅の割合が大きく、しかも機細で高性能なダブ
ルゲートSOI 精造の半導体装置及びその製造方法を提 供することにある。更に、未発明の他の目的は、数様 提することにある。更に、未発明の他の目的は、数様 提供することにある。更に、未発明の他の目的は、数単 建設が通常のMOSFETの製造方法と同等であり、製 造績権の上昇を回避することができるダブルゲートSCI 構造の半導体整備及びその製造方法を提供することに

ある。 【0009】

【課題を解決するための手段】前記目的を選成するため
に、末年朝に係る半導体接触は、図に下売すように、支
持基板すなわらりコン基底」に図って、の地域を
かして土利に配置した複数のシリコン値方がを有いる
映化シリコン域(以下、単に酸化膜と称する)11を
かして土利に配置した複数のシリコン値方体を有いる
表面とシリコン直方体の上面との一部を連続して覆るうと
共に、表表面とはゲート版に関14を介して影成され、上面とは第
品シリコン2 2のゲートと、各シリコン直方体の一方の場面がである。
別目して軽極度、もかり回数があり出りまれたソース
別目して軽極度、もかの側面があり取り出されたソース
別目して軽極度、もかの側面があり取り出されたソース
別目して軽極度、数での側面があるの場所である。
に各層はする同一電機両上が電気的に接続されていることを特徴とするものである。

【0010】そして、前記半導体装置において、第2の 経解験すなわち酸化膜12が、ゲート酸化膜14よりも 厚く形成されていれば好強である。また、並列に配置し た隣接する前記シリコン直方体の間の一部に壁極材料す なわち、図1で言えば、多結品シリコン21、22が埋 め込まれていることが望ましい。

【0011】更に、並列に配置した隣接する前記シリコン直方体の表裏面間の厚さが実効ゲート長の1/2より薄く形成されていれば好適である。

ンジスタの活性領域3を形成する工程と、この活性領域 にゲート酸化膜14を形成地に直方体を覆うように高不 純物度度の第10多結晶シリコと順すなわち多結晶シリ コン膜22を境積する工程と、図11に示すように多枯 急シリコン膜22を飛道静状にパターニングしてゲート を形成する工程と、濃度蒸散により参結品シリコン膜 22の表面に厚い酸化膜13を形成すると共にソース。 ドレインとなる不軽物濃度の単結島シリコン膜20 域の前応導い酸化膜を形成する工程と、高不純糖 第20多結晶シリコン膜21を推算する工程と、多結品 シリコン膜21を指する工程と、多結品 シリコン膜21を搭載する工程と、多 にクロン製21を所望形状にパターニングしてソース・ ドレインは2000年 ジーコン膜21を所望形状にパターニングしてソース・ ドレイン月出し電線を対成する工程とから成ることを特 他とするものできる。

【0013】この場合、高不純物濃度の前記第1及び第 2の多結晶シリコン膜21、22を堆積する少なくとも いずれかの工程の代わりに、低不純物濃度の多結晶シリ コン膜を堆積する工程と、この多結晶シリコン膜に不純 物をドープして高濃度にする工程とを付加してもよい。 【0014】また、支持基板上に、第1の絶縁膜、低不 純物濃度の第1の半導体層、第2の絶縁膜すなわち図1 5で言えば、シリコン基板 1 上に酸化膜 1 1、単結晶シ リコン層 2、酸化膜 1 2 を順次積層した状態に形成する 工程と、図16に示すように酸化膜12と単結晶シリコ ン層2との多層膜を聳立した直方体にパターニングし、 トランジスタの活性領域3を形成する工程と、前記直方 体の多層膜を覆うように高不純物濃度の第1の多結晶シ リコン膜を堆積する工程と、図17に示すように第1の 多結晶シリコン膜すなわち多結晶シリコン膜2 1を所望 形状にパターニングしてソース・ドレイン引出し電極を 形成する工程と、濃度差酸化により多結晶シリコン膜2 1の表面に厚い酸化膜13を形成すると共に低不純物濃 度の単結晶シリコン層2の表面に薄い酸化膜を形成する 工程と、この薄い酸化膜を覆うようにゲートを形成する 工程とから成る半導体装置の製造方法とすることによっ ても前記目的を達成することができる。この場合、濃度 差酸化後に低不純物濃度の第1の半導体層すなわち単結 品シリコン層2の表面の薄い酸化膜を除去する工程と、 再度ゲート酸化する工程とを更に付加してもよい。

【0015】また、高不純物濃度の前記第1の多結品シリコン膜21を埋積する工程の代わりに、低不純物濃度 の多結品シリコン膜を推積する工程と、この多結品シリコンに表映物をドープして蒸煮度にする工程とを付加することもできる。

【0016】更に、前記いず小の製造方法においても、 第2の総線観と第1の半導体膜との多層膜を望立した直 方体にパターニングした彼に、第1の半導体解表面を酸 化して絶縁線を形成する工程と、この絶縁線及びこの膜 厚分の基板液面の絶縁膜を除去する工程とを更に付加し てもよい。 【〇〇17】また、大規模集積回路を前記いずれかの半 導体装置を備えて構成すれば好適である。更に、前記大 規模集積回路を備えた高速大型計算機を構成することも できる。

[0018]

【作用】本発明の半導体装置によれば、支持基板上の第 1の絶縁膜を介して並列に配置した複数のシリコン直方 体に対してゲートを、それぞれのシリコン直方体の一部 に、表裏面とはゲート絶縁膜を介して、上面とは第2の 絶縁膜を介して連続したゲートを設け、側面からソース 及びドレイン電極を取り出して各隣接する同一電極同士 を接続した構造とすることにより、シリコン直方体の一 部をチャネル領域とすると共にチャネル領域を挟むダブ ルゲートSOI構造のMOSFETが構成される。そし て本発明の半導体装置の製造方法によれば、ゲート絶縁 膜は1回のゲート酸化で表裏面に形成するので表裏面の ゲート絶縁膜が等しく形成される。更にゲートのホトエ ッチング工程は1回だけで形成でき、しかもシリコン直 方体の表裏面に連続した電極であるから、表裏面で対向 するフロントゲートとバックゲートの位置合わせずれが ない。従って、ソース・ゲート間及びドレイン・ゲート 間の容量増加や特性ばらつきの増加が生じることはな

【0019】また、シリコン進方体の上面に設けた第2 総経版をゲート総総度表面のゲート総総版の順度より も厚くすることにより、シリコン直方体の上面に接する ゲート部分は、ゲートとして働かずに表裏面のフロント ゲートとパックゲートとして働くゲート部分をつなぐ配 線として作用する。更に、シリコン進方体の間の一部に 電解材料が埋め込まれた構造さることにより、送列す るシリコン直方体を安定に支持することができる。

【〇〇20】また、並列に配置した隣接するシリコン直 方体の表裏面間の厚さが実効ゲート長の1/2より強く した構造とすることにより、チャネル領域を完全に空乏 化して、ゲート長が短くてもソース・ドレイン間のパン チスルーを抑制するので短チャネル効果を除去できる。 【0021】上述したように、本発明の半導体装置は、 並列配置した各シリコン直方体の一部をチャネル領域と したことにより、この並列配置した各シリコン直方体の チャネル領域の寸法とチャネル領域間の間隔を変化する ことで、実効的なゲート幅を変化できる。このため、基 板に垂直な方向の各シリコン直方体の高さ、すなわちS OI膜厚であるチャネル領域の寸法を大きく、目つ各シ リコン直方体間の間隔すなわちチャネル領域間の繰返し 間隔を小さくすることにより、占有ゲート幅に対して事 効的なゲート幅を増加することができる。以下、この関 係を図7及び図8を用いて説明する。

【0022】図7は、基板に垂直な方向のチャネル領域の寸法すなわちSOI膜厚をd、チャネル領域間の繰返し間隔をpとして、d=0、50 μm、p=0、25 μ

m一定とした場合の、占有ゲート幅Wと実効ゲート幅W "の関降を示したものである。本発明に係るダブルゲートSの1構造の単構体装置は、ほんが色の右が一ト 幅Wにおいて、従来型のダブルゲートSの1構造のMO SFETに比べ決きな実効ゲート幅Wm、本発明の半導体装 置の実効ゲート幅Wmが合本ゲート幅Wに対して贈設 的に変化しているのは、チャネル循域を一つ追加するの に、最低でも機定し間隔pの占有ゲート幅が必要なこと による。

【0023】図8は占有ゲート欄WをW=5μm一定と し、チャネル領域間の機返し間隔pをパラメータに、 O1膜厚 d 支実効ゲート編W₄の関係を示したもので ある。S01膜厚 d を大きく、或いは機返し間隔pを小さくすることで、実効ゲート幅W₄₁を増加できること が分かる。

[0024] このことから、本構造を用いることで新細 化が容易となり、高性能なダブルゲートSOI 構造のM OSFETの実現が可能となる。更に、電流更整能力等 の素子特性を向上させるために、SOI 基板の上側のシ リコン層すなわち従来側のようにSOI 裏板の上側のシ 端に残くする必要が無いことと、ゲートの加工を1回の ホトエッテング工程で行うため、製造工程数が選索のM のよれを回り、製造の機能が送来のM の上昇を回避することができる。

[0025]

す。

【実施例】次に、本発明に係る半導体装置及びその製造 方法の実施例につき、添付図面を参照しながら以下詳細 に説明する。尚、添付図面において、理解を容易にする ために要都は他の部分よりも拡大されて示されている。 また、各部の材質、導電型、及び製造条件等は、本実施 例の記載に規定されるものではないことは言うまでもな い。

【0026】 (実施例1)第1の実施例について、図1 及び図2を用いて説明する。図1は未実明に係る半導体 該図一・実施例を示すダルゲート501構造のMOS FETの要部断面構造図であり、図2はその平面構造を 模式的に示したレイアウトバターン図である。ここで、 図1において、(3)(b)(。10)(10)(10)での合動面を 示したものである。尚、図 1以外の図においても、 (4)(。)(b)及び(c)は図 1と同じ方向の新面構造を栄

【0027】図1に示すように、本発明の半導体装置は シリコン基板1上の酸化度11を介して並列に配度した 複数の薄いシリコンの直方体(本実施例の場合、3本の 薄いシリコン直方体)50が壁立している。このシリコ ン直方体50は、後述する半導体装置の製造方法で示す 単結晶シリコン層2から形成されている。図1(a)の ゲート部分の新面図および同図(g)のシリコン菌方体

50のチャネル方向部分の断面図に示したように、シリ コン直方体50の表裏面のゲート用多結晶シリコン膜2 2の直下にはゲート酸化膜14が設けられ、ゲート酸化 膜14の下の単結晶シリコン層はチャネル領域であり、 本実施例では p 形不純物層 3 を設けている。尚、ここで は、シリコン直方体50の酸化膜11に接する底面より も広い対向する一対の面を表裏面と呼び、チャネル方向 の対向する一対の面を側面と呼ぶ。また、図1 (c) で はゲート酸化膜14の下は全てp形不純物層3としてい るが、p形不純物層3は要求される素子のしきい値等の 素子特性によっては無くても、或いは一部の領域であっ ても構わない。シリコン直方体50の上面の多結晶シリ コン膜22の直下には、ゲート酸化膜14よりも厚い酸 化膜12が設けられている。図1(a)のゲート部分の 断面図から分かるように、ゲートとなる多結晶シリコン 膜22は、並列して鑑立する薄い複数のシリコン直方体 50の表裏面及び上面を覆うと共に間隙も埋めるように 設けられ、更にコンタクト孔40の幅と同程度の厚いシ リコン直方体55上でアルミニウム31からなるゲート 電極 Gに接続されている。尚、厚いシリコン直方体 55 を設けない場合には、酸化膜11上の多結晶シリコン膜 22に酸化膜15に設けたコンタクト孔を通して届く厚 さのアルミニウム31を用いればよい。

【0028】図1(b)のソース電極S部分の断面図及 び同図(c)の断面図に示したように、シリコン直方体 50にはソース・ドレイン領域にn形拡散層4が設けら れ、シリコン直方体50の両側面はそれぞれソース引出 し用とドレイン引出し用の高濃度にドープされた多結晶 シリコン膜21と接続されると共にソース同士及びドレ イン同士を並列接続している。この多結晶シリコン膜2 1は酸化膜15に設けたコンタクト孔40を通してアル ミニウム31からなるソース電極S及びドレイン電極D にそれぞれ接続されている。また、ゲート用の多結晶シ リコン膜22とソース及びドレイン引出し用の多結品シ リコン膜21とは、酸化膜13を介して絶縁されてい る。並列するシリコン直方体50の両側面付近の間隙 は、ソース取り出し用及びドレイン取り出し用の多結品 シリコン膜21でそれぞれ埋め込まれた構造となってい ると共に並列配置されたシリコン直方体のそれぞれのソ 一ス同士及びドレイン同士が並列接続されている。

[0029] このような構造を有する図1及び図2で示した本実施例の半導体装置は、チャネルとなるシリコン 層を隆立した直方体に加工しこれを登列に配置しているため、占有ゲート幅当たりの実効ゲート幅の割合が大きく類性化が導入であると、そのまするようにダブルゲートは1回のホトエッチング工程で形成することができるため、工程が開催であることと、及び加工精度が高く高性能であることなどの利益を有している。

【0030】また、本構造の半導体装置において、シリコン直方体50の表裏面間の厚さを実効ゲート長の1/

2程度に設定すれば、テャネル信城を表裏血間で挟むダ ブルゲートにより容易にテャネル領域を完全に空乏化で きるので、短チャネル化しても、ソース・ドレイン間の パンテスルーを削削でき、短チャネル効果を除数できる。従って、従来、この短チャネル効果を輸出さるため に設けていたチャネル領域への高不終物温度の導入が不 要となるので、テャネル領域の不終物温度を低減でき、電流距解的が応りまする利きもありまする利き。

【0031】以下、図1に示した本発明に係る半導体装 画の製造方法の一例を図9~図14を用いて、それぞれ 下記の(1)~(6)において順に説明する。こで、図9 ~図14は、本実施例による半導体装置の製造工程を順 に示した断面構造であり、図1の断面構造となる前まで の構造を示している。

【0032】(1) 図9を参照して:始めに間知のSO I技術を用いて、シリコン基板1上に酸化膜11と、こ の上に単結晶シリコン層2を備えたSOI基板を形成す る。すなわち、支持基板となるシリコン基板 1 および素 子側基板となる単結晶シリコン基板の2枚の基板上にそ れぞれ酸化膜を熟酸化或いはCVD法等を用いて形成 し、それぞれ或いはいずれか一方の酸化膜表面を研削・ 研磨して平坦にした後、表面を清浄にして酸化離園十多 対向させ、熱圧着することにより酸化膜同士が一体化し て酸化膜11となり、シリコン基板1と素子側基板が酸 化膜11を介して接着する。素子側基板を研削・研磨し て所要厚さの単結晶シリコン層2とすることにより、S OI基板が形成される。このようにして形成されたSO 1基板上に、酸化膜12をCVD法により堆積し、シリ コン基板 1、酸化膜 1 1、単結晶シリコン層 2、及び酸 化膜12の4層が順次積層された積層基板を形成する。 その際、これ以後の製造工程における異方性ドライエッ チングにより、後にソース・ドレインとなる単結晶シリ コン層2の変形が生じるのを防止するために、最上層の 酸化膜12の膜厚を十分に厚く形成する。例えば、単結 品シリコン層2の厚さが500nm程度であれば、酸化 膜12の膜厚は少なくとも100nm程度とするのが望 ましい。

【0033】(2) 図10を参照して:次に、ホトエッチング技術を用いて、ホトレジストのパターンを形成後 このホトレジストパターンをマスクに能化限12を充ず 実方性ドライエッチングし、更にこのホトレジスト付き 条件に変えて異方性ドライエッチングを行い、単結晶シ リコン層 2をパターニングして、例えば表表面間の厚さ が50 nの相接の頃にりコン直が48 のが表した構 造者よび後でゲート電極のとの接続をとなる厚いシリコ 立直方体55を形成する。然、この時、酸化限11の表 面も若干エッチングしてシリコン直方体50、55の下 面が突をに隣接するシリコン直方体45のま

殊済などによるリークや短絡などの素子特性への影響が なければ、酸化膜11の表面に合わせてジャストエッチ ングしても良い。この後、イオン打ち込み技術を用いて 単結晶シリコン層2へ硼素を注入し、続いて例えば、8 00~900℃、60分程度の熱処理を施し、後にチャ ネル領域となるp形不純物層3を形成する。このとき、 酸化膜12と単結晶シリコン層2のパターニングの後に 基板表面を酸化し、この酸化膜厚分だけ表面の酸化膜を 除去することにより、更に微細な、例えば前述したよう にシリコン直方体50の表裏面間の厚さが実効ゲート長 の1/2程度に薄くして短チャネルを形成できるように しても良い。次にゲート酸化を行い、例えば、膜厚5 n mのゲート酸化膜14を形成する。この時、表裏面に等 しい厚さのゲート酸化膜が形成できるので、従来例のよ うなフロントゲートとバックゲートのゲート酸化變度が 異なり、特性がばらつくことはない。

[0034] この特に、本祭物のダブルゲートSO1構造のMOSFETは、単結晶シリコン層2を異方性ドライエッチングを用いて直方体に加工して上面に酸化酸12を有するシリコン直方体50を形成し、このシリコン直方体50を形成し、このシリコン立方体50の一部をチャネル領域として使用する。このため、このチャネル領域の。 返収信鑑五方向の寸法とチャネル領域間の機送し間隔を変化することにより、実効的なゲート幅を変化させることができ、トランジスタの微細化並びに悪性能が可能となる。更に、環境無勤助等の素子特性を向上させるために、従来のようにSO1当板の単端を開始よりコン層の厚さを極端に薄くする必要が無い、従って、高面な起薄膜SO1基を用いる必要が無くなり、製造価格の上昇を回避することができる。

【0035】(3) 図11を参照して;次に、基板表面 に10²⁰cm⁻⁸以上の高濃度のn形不純物を含む多結晶 シリコン膜22を、CVD法により、同図(a)に示す ように断面が櫛の歯状に並んで見えるシリコン直方体5 O間の間隙が埋る程度の厚さ、すなわち少なくとも並列 するシリコン直方体50間の間隔の1/2の厚さとなる ように堆積する。この後、周知のホトエッチング技術を 用いて、同図(a),(c)に示したようにゲートとな る部分を残す様に多結晶シリコン膜22をパターニング する。ゲートとなる部分の多結晶シリコン膜22は、シ リコン直方体50の表表面の一部のチャネル領域となる 部分にゲート酸化膜14を介し、シリコン直方体50の 上面では酸化膜 1 2 を介して覆うと共に、厚いシリコン 直方体55の部分まで延在して形成される。なお、高濃 度のn形不純物を含む多結晶シリコン膜22を堆積する 代わりに、低不純物濃度の多結晶シリコン膜を堆積後、 イオン打ち込みにより不純物注入を行って高不純物濃度 の多結晶シリコン膜にしても良いし、或いはタングステ ン等の金属材料を用いても良い。この様に、ゲートの加 工を1回のホトエッチング工程で行うため、従来例で述

べたようなチャネル領域を挟んで対向するダブルゲート の位置合わせずれの問題が生じることは嫌く、客生容量 やトランジスタ特性のばらっちが低減できる。 更に、製 適工程数が通常のシングルゲートのMOS型トランジス タと同等となり、製造価格の上昇を回避することができ ま

【9036】(4) 図12を参照して:次に、シリコンの酸化速度の不解物濃度体存性を応用して、高濃度に不 破性、運貨の不解物濃度体存性を応用して、高濃度に死 破物ドープされた多結晶シリコン22の表面を度が し、例えば50nm程度の厚さの酸化酸13を設ける。 同時に、10°m"以下の低濃度に不相動ドープした ソース・ドレイン領域となる p 形不穀物層 30 表面が発 (酸化される、この後、この濃度差徴によって形成したソース・ドレインとなる領域の薄い酸化膜を除去す なソース・ドレインとなる領域の薄い酸化膜を除去す

[0037](5)図13を参照して:次に、基板表面に高温度の n 形本統物を含む多結品シリン版21を C りはにより堆積する。この時の厚さはゲート用の多結品シリコン膜22を埋積したときと同様に、シリコン直 方休50間の間隙が同図(b)に示すように多結品シリコン膜22を埋積したときと同様に、シリコン直方休50間の間隙の1/2の厚さに堆積する。次に、ソース・ドレインを形成する間域となる部分の多杯純粉 3を費 ように、多結品シリコン腹21を異方性ドライエッテングを用いてパターニングする。なお、高速度の n 形存植物を含む多結品シリコン腹21を実力といて、低不検験を変の多様品シリコン腹21を実力といて、低不検験変度の多能品シリコン腹21を実力といて、低不検験変度の多能品シリコン腹21を実力といて、低不検験変度の多能品シリコン腹21を実力といる。なが、高速度の n 形不統物を表すといる。ないはタングステン等の金数材料を用いても良いし、或いはタングステン等の金数材料を用いても良いし、或いはタングステン等の金数材料を用いても良いし、或いはタングステン等の金数材料を用いても良いし、或いはタングステン等の金数材料を用いても良い。

[0038](6)図14を参照して;この後、例えば 850℃30分程度の熱処理を施し、IMの参略品シリラン製21から不純物を拡散して同図(c)に示す ラン製21から不純物を拡散して同図(c)に示す レンとなるの形拡散機4を影成する。次に、基板表面に砼 化製15を設け、ホトエッチング技術を用いて所要能所 にコンタクトRを形成する。

[0039] 以上の(1)~(6)で説明した製造工程 を経た後、アルミニウム電標を形成すれば、図1に示し た安価で、高性能なダブルゲートSOI構造のMOSF ETを実現することができる。

【0040】(実施例2ン第2の実施例1ついて、図3 及び図4を用いて説明する。図3は本発明に係る半導件 装置の別の実施例を示すダブルゲート801構造のMO SFETの要制師面構造図であり、図4はその平画構造 を摂実的に示したレイアウトバターン図である。ここ で、図3において、(a)、(b)、(c)は、図4中にそれ ぞれA-A線、B-B線、C-C線で示した部分の各断 面を示したものであり、図3(d)は理解を容易にする ために、アルミニウム31、酸化図13、1を整合、 更に多結晶シリコン版21、22を介してシリコン直方 体50の上面の砂化制24が高けて見えるように便宜的 に描いた平面図である。尚、後述する図15~回20の 図においても、(a)、(b)及び(c)は図3と同じ方向の 15年にから、また、図3に対いて、実施例10円の で示した部分と同一の構成部分については、説明の便宜 と、同一の参照符号を付してその詳細を説明は告節する。すなわち、図3に示す構造のMOSFETは、ゲー ドル部分と配り、図3に示す構造のMOSFETは、ゲー ドル部の構造が構造している。

[00 4 1] 図3 (a), (a) と図1 (a), (c) とを比較されば分かるように、ゲート用多結晶シリコン 22 2 及びゲート電機Gは、並列配置のシリコン値方体50の夏上から取り出されており、図1 0 名 引き回して取り出してはいない。こめような構造とすることにより、実施例1の利点に加えて、更にゲートが新線したり高抵抗となる心配も無くなると対に、後述するようにゲートの加工をゲース・ドレインを被後に行うことができるめ、更にゲート信頼性が向上し、ゲート材料を選択抗のゲートを対象することができる。

[0042]以下、図3に示した本祭明に係る半事体装 重の製造方法の一例を図15~図20を用いて、それぞ れ下記の(7)~(12)において順に観明する。ここで、 図15~回20は、本実施例による半事体装置の製造工 程を順に示した断両接であり、図3の断面構造となる 前までの構造を示している。

【0043】(7) 図 15 を参照して:始めに属知SO I技術を用いて、シリコン基板1上に酸化膜11と、こ たに上輪結晶シリコン層2を備えたSOI 高板を形成す る。このSOI 高板を形成するには、図 9 を参照しなが 6 実施例1の(1)において説明した方法を用いれば良 い。この後、乾板間 2 をCOV 日本により堆積し、シリ コン基板1、酸化膜11、単結晶シリコン層 2、及び酸 化膜12の4層が順次積層された積層基板を形成する 契方性ドライエッチングにより、後にソース・ドレイン となる単結晶シリコン層2の表形が生じるのを防止する 契方性ドライエッチングにより、後にソース・ドレイン となる単結晶シリコン層2の東形が生じるのを防止する であた。長生局の性図 12 の限度を十分に厚くから ために、最上層の性図 12 の限度を十分に厚くがあする。例えば、単結晶シリコン層 2の厚さが500 m程 度であれば、後低間12の原剛は少なくとも100 nm 程度とするが参考といる。

【0044】(8) 図16を参照して:次に、ホトエッチング技術を用いてホトレジストパターンを形成使このホトレジストパターンをマスクに酸化図12を売ぎ興方性ドライエッチングし、更にこのホトレジスト付きの酸化度12をマスクにシリコンがエッチングしやすい条件に変えて異方性ドライエッチングを行い、単結品シリコン層をパターニングする。この後、イオン打ち込み技

術を用いて単結晶シリコン層2へのB芥再輸の構業を注 人し、続いて例えば、800~900℃。60分程度の 熱塩理を施し、彼にチャネル領域となるB形拡接開るを 形成する。ここで、基核重節を酸化し、この酸化燃厚分 ゼセ素面の酸化炭除法することにより、更に数糖な、 例えばシリコン値方体50の表裏面間の厚さが実効ゲー ト長の1/2 程度に薄くして短チャネルを形成できるようにしても良い。

【0046】(10)図18を参照して;次に、シリコ ンの酸化速度の不純物濃度依存性を応用して、例えば8 50°C, 30分程度の熱処理を行い、高濃度に不純物ド 一プされた多結晶シリコン膜21の表面を厚く酸化し、 例えば、50 nm程度の厚さの酸化膜13を設ける。こ れと同時に、10¹⁷cm⁻³以下の低濃度に不純物ドープ したチャネル領域となるp形不純物層3の表面が薄く酸 化される。更に、このときの熱処理により、高濃度のn 形にドープされた多結晶シリコン膜21から不純物が拡 散し、ソース・ドレインとなるn形拡散層4を形成す る。この後、この濃度差酸化によって形成したチャネル 領域の表裏面の薄い酸化膜を除去する。次に、シリコン 直方体50のチャネル領域の表裏面を再度酸化して例え ば、5 nm厚さのゲート酸化膜14を形成する。なお、 濃度差酸化によって形成したチャネル領域の表裏面の薄 い酸化膜を、ゲート酸化膜として用いても良い。

【0048】(12) 図20を参照して;次に、基板表

面に酸化膜15を設け、ホトエッチング技術を用いて所 要箇所にコンタクト孔を形成する。

【0049】以上の(7)~(12)で説明した製造工程を軽た後、アルミニウム電機を形成すれば、図3に示した安価で、トランジスタ特性のばらつきが少なく、且つ機細で高性能なダブルゲートSO1構造のMOSFETを実現することができる。

【0050】<実施例3>次に、第3の実施例について 図21を用いて説明する。図21は、本発明に係る半導 体装置を適用した大規模集積回路を有する高速大型計算 機の一側を示す機成図である。前述した本発明のダブル ゲートSOI構造のMOSFETを用いることにより高 速シリコン半導体集積回路の集積度を高くできるため、 命令や演算を処理するプロセッサ500や、システム制 御装置501や、主記憶装置502などに適用して、1 辺が約10~30mmの大きさのシリコン半導体チップ で構成することができた。これらの命令や演算を処理す るプロセッサ500と、システム制御装置501と、本 発明のダブルゲートSOI構造のMOSFETを用いた 高速シリコン半導体集積回路並びに化合物半導体集積回 路からなるデータ通信インタフェース503とを、同一 セラミック基板506に実装した。また、データ通信イ ンタフェース503とデータ通信制御装置504を、同 ーセラミック基板507に実装した。これらセラミック 基板506並びに507と、主記憶装置502を実装し たセラミック基板を、大きさが約50cm程度、あるい はそれ以下の基板に実装し、大型計算機の中央処理ユニ ット508を構成した。この中央処理ユニット508内 データ通信や、複数の中央処理ユニット間データ通信、 あるいはデータ通信インタフェース503と入出力プロ セッサ505を実装した基板509との間のデータの通 信は、図中の両端矢印線で示した光ファイバ510を介 して行なった。

[0061] このように構成した大型計算機では、命令 や演算を処理するプロセッサ500や、システム制制験 整501や、主配信装置502などのシリコン半導体集 積回路が並列で高速に動作し、また、データの通信を光 を媒体に行ったため、1秒間当たりの命令処理回数を大 観に増加することができた。更に、シリコン半導体観 回路に使用されているダブルゲートS01構造の本発明 に係ら半導体装置は、従来に比べて安価なS01基板で 算処理が可能な欠配計算機を実現することができた。

したが、本発明は前本実施例に限定されること無く、本 発明の精神を逸散しない範囲内において種々の設計変 更、例えば、実施庁ではホティネルMのSFETにごい で説明したが博電客を変えることによりカティネルMの SFETとすることもできるし、並列配置の逆立したシ リコン直方体の数や表表面の原さ及び落さ、不発物濃度

【0052】以上、本発明の好適な実施例について説明

等の変更をなし得ることは勿論である。

[0053]

[発明の効果] 前述した実施例から明らかなように、本 発明によれば、ゲートを1回のホトエッチング工程で形 成できるため、チャネルを挟んで対向するゲートの位置 合わせずれが生じる問題が無くなり、寄生容量や特性ば らつきの少ないダブルゲートSOI構造のMOSFET を実現することができる。また、SOI基板のシリコン 層を異方性ドライエッチングを用いて聳立した直方体に 加工し、この一部をチャネル領域とし、この登立した直 方体を並列に配置することにより、占有ゲート幅に対し て実効的なゲート幅を増加したダブルゲートSOI構造 のMOSFETを得ることができる。更に、製造工程数 が通常のシングルゲートのMOSFETの製造方法と同 等であるため、製造価格の上昇を回避することができ

【図面の簡単な説明】


- 【図1】本発明に係る半導体装置の一実施例を示す断面 構造図であり、(a)ゲート部分、(b)はソース部 分、(c)はチャネル部分の概略をそれぞれ示す断面図 である。
- 【図2】図1に示した本発明に係る半導体装置の平面構 造の概略を示すレイアウトパターン図である。
- 【図3】本発明に係る半導体装置の別の実施例を示す断 面構造図であり、(a)はゲート部分、(b)はソース 部分、(c)はチャネル部分の概略をそれぞれ示す断面 図であり、(d) は多結晶シリコン膜21,22と貸立 した直方体50を示す概略平面図である。
- 【図4】図3に示した本発明に係る半導体装置の平面構 造の概略を示すレイアウトパターン図である。
- 【図5】従来のダブルゲートSOI 機造のMOSFET を示す断面構造図であり、(a)はゲート部分、(b) はソース部分、(c)はチャネル部分の概略をそれぞれ
- 示す断面図である。 【図6】図5に示した従来の半導体装置の平面構造の概 略を示すレイアウトパターン図である。
- 【図7】本発明に係る半導体装置における占有ゲート幅 と事効ゲート幅の関係を示す図である。
- 【図8】本発明に係る半導体装置におけるSOI膜厚と 事効ゲート幅の関係をチャネル繰り返し間隔をパラメー タにして示した図である。
- 【図9】図1に示した半導体装置の製造方法を説明する ための途中工程における断面構造図であり、(a)はゲ ート部分、(b) はソース部分、(c) はチャネル部分 の概略をそれぞれ示す図である。
- 【図10】図9に示した各部分の次の製造工程における 断而機治図である。
- 【図11】図10に示した各部分の次の製造工程におけ る断面構造図である。
- 【図12】図11に示した各部分の次の製造工程におけ


る断面構造図である。


- 【図13】図12に示した各部分の次の製造工程におけ る断面構造図である。
- 【図14】図13に示した各部分の次の製造工程におけ る断面構造図である。
- 【図15】図3に示した半導体装置の製造方法を説明す るための途中工程における断面構造図であり、(a)は ゲート部分、(b)はソース部分、(c)はチャネル部 分の概略をそれぞれ示す図である。
- 【図16】図15に示した各部分の次の製造工程におけ る断面構造図である。
- 【図17】図16に示した各部分の次の製造工程におけ る断而構造図である。
- 【図18】図17に示した各部分の次の製造工程におけ る断面構造図である。
- 【図19】図18に示した各部分の次の製造工程におけ る断面構造図である。
- 【図20】図19に示した各部分の次の製造工程におけ る断雨橋造図である。
- 【図21】本発明に係る半導体装置を好適に適用し得る 大型計算機の構成例を示す図である。


【符号の説明】


- 1…シリコン基板(支持基板)、
- 2…単結晶シリコン層(素子側基板)、
- 3…p影拡散層(チャネル領域、活性領域)、
- 4…n 形拡散層(ソース・ドレイン領域)、
- 5…SOI層.
- 6…支持基板、
- 7…酸化膜、
- 10…ゲート. 11, 12, 13, 15…二酸化シリコン膜(酸化
- 14. 17…ゲート酸化障、
- 16.18.19…二酸化シリコン膜(酸化膜)、
- 21…多結晶シリコン膜、
- 22, 23…多結晶シリコン膜(ゲート).
- 3 1…アルミニウム.
- 40…コンタクト孔、
- 50,55…シリコン直方体、
- 501…システム制御装置、
- 500…プロセッサ、 502…主記憶装置、
- 503…データ通信インタフェース、
- 504…データ通信制御装置、
- 505…入出カプロセッサ、
- 506,507…セラミック基板、
- 508…中央処理ユニット。 509…入出力プロセッサ実装基板、
- 510…データ通信光ファイバ。

















フロントページの続き

(72) 発明者 清田 幸弘 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72) 発明者 内野 俊 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72) 発明者 大西 和博 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 芝 健夫 東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製作所中央研究所内